

STORING METHOD FOR MEMORY CONTENTS

Publication number: JP61151897

Publication date: 1986-07-10

Inventor: KOIBUCHI SHOICHI

Applicant: YAMATAKE HONEYWELL CO LTD

Classification:

- international: G11C17/00; G06F12/16; G11C7/00; G11C16/02; G11C29/00; G11C29/04; G11C17/00; G06F12/16; G11C7/00; G11C16/02; G11C29/00; G11C29/04; (IPC1-7): G11C7/00; G11C17/00

- European:


Application number: JP19840273135 19841226

Priority number(s): JP19840273135 19841226

Report a data error here

Abstract of JP61151897

PURPOSE: To increase the overall lifetime of a memory to which the replacement frequency of contents of an EEPROM, etc. is limited, by performing the replacement of contents with an approximately equal frequency for each address. **CONSTITUTION:** A data code DC0 is stored to a head address #0 of a code area CE, and the end marks EM are stored to both head addresses #1 and #2 following the address #0. Then the corresponding data DT0 is stored to plural continuous addresses with the head address of a data area DE defined as a standard. When data are stored, a data code DC1 is stored to the address #1 after replacement of the contents. At the same time, the mark EM is stored to the address #3. The data DT1 is stored to each address following the data DT0. Hereafter the similar operations are repeated. The storage of 1 time is carried out to addresses #0 and n+2; while the storage of 2 times are carried out to addresses #1-n+1 respectively. Then the storage of one time is carried out to each address of the area DE. Thus the storage frequencies are averaged.



Data supplied from the esp@cenet database - Worldwide

⑫ 公開特許公報(A)

昭61-151897

⑤ Int. Cl.⁴G 11 C 17/00
7/00

識別記号

1 0 1

庁内整理番号

6549-5B
6549-5B

⑬ 公開 昭和61年(1986)7月10日

審査請求 未請求 発明の数 1 (全10頁)

⑭ 発明の名称 メモリの内容格納方法

⑰ 特 願 昭59-273135

⑱ 出 願 昭59(1984)12月26日

⑲ 発 明 者 鯉 淵 正 一 東京都大田区西六郷4丁目28番1号 山武ハネウエル株式会社内
⑳ 出 願 人 山武ハネウエル株式会社 東京都渋谷区渋谷2丁目12番19号
㉑ 代 理 人 弁理士 山川 政樹 外2名

明 細 書

1. 発明の名称

メモリの内容格納方法

2. 特許請求の範囲

内容の更新が可能であり、かつ、電源が切断されても内容を保持すると共に、内容更新の回数が制限されているメモリに対し、内容の格納を行なう方法において、最初のデータ格納に際し前記メモリの格納エリア中特定番地へデータを格納すると共に次位およびこれにつぐ各番地へ各々エンドマークを格納し、つぎのデータ格納時には前記エンドマークの格納された先位側の番地へデータを格納すると共に前記エンドマークの格納された後位側番地の次位の番地へ前記エンドマークを格納し、以降同様の格納操作を必要に応じて反復することを特徴としたメモリの内容格納方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、EEPROM(Electrically Erasable and Programmable Read Only

Memory.)等の、内容更新が可能であり、かつ、電源が切断されても内容を保持すると共に、内容更新の回数が制限されているメモリに対し、内容の格納を行なう方法に関するものである。

〔従来の技術〕

一般に、制御装置、データ処理装置においては、半固定的なデータ、または、動作上逐次発生する可変データ中後に参照するものは、RAM(Random Access Memory.)へ格納のうえ、電源の切断によつても内容が消滅しないものとする目的上、RAMを電池等のバックアップ電源により動作状態を維持するものとしているが、電池の交換またはバックアップ電源への切替回路等を要するため、近來は、EEPROMを用いるものとなっている。

〔発明が解決しようとする問題点〕

しかし、現在のEEPROMは、内容更新の回数に制限があり、一般のRAMと同じくランダムに任意な番地へデータを格納し、かつ、これと同一番地の内容を更新しながらデータを格納すると、

短期間により内容の更新が不可能となる問題を生ずる。

〔問題点を解決するための手段〕

前述の問題を解決するため、本発明はつぎの手段により構成するものとなつてゐる。

すなわち、EEPROM等のメモリに対し内容の格納を行なう方法において、最初のデータ格納に際し、メモリの格納エリア中特定番地へデータを格納すると共に次位およびこれにつぐ各番地へ各々エンドマークを格納し、つぎのデータ格納時にはエンドマークの格納された先位側の番地へデータを格納すると共にエンドマークの格納された後位側番地の次位の番地へエンドマークを格納し、以降同様の格納操作を必要に応じて反復するものとしてゐる。

〔作用〕

したがつて、まず、格納エリアの特定番地へデータが格納され、ついで、エンドマークの格納された先位側の番地へ内容を更新のうえ、つぎのデータが格納され、以降順次に、必要に応じて以上

制御動作を行ない、必要とするデータをRAM3に対してアクセスすると共に、EEPROM4~6へもアクセスし、EEPROM4~6中へ格納されている文字、記号等のパターンを用いてプリントアウトのデータを編集のうえ、I/F・8を介してPRT9へ送出し、これによつて所定のデータを印字させるものとなつてゐる。

なお、文字、記号等のパターンは、I/F・7を介して必要とするものが与えられ、これをEEPROM4~6へ格納のうえ使用される。

第1図は、EEPROM4~6に対するデータの格納状況を示す図であり、この例では、これらがコードエリアCEとデータエリアDEとに分割され、データエリアDEには文字、記号等のパターンを示すデータDT₀~DT_nが順次に格納され、格納エリアとして用ゐるコードエリアCEの先頭番地*0乃至最終番地*n+2にわたつては、データDT₀~DT_nに対応させたデータコードDC₀~DC_n、および、エンドマークEMが格納されると共に、コードエリアCEおよびデータエリア

の操作が反復されるものとなり、各番地の内容更新回数がほぼ均等になると共に、格納中に電源が切斷されても内容の有効性決定が支障なく行なえるものとなる。

〔実施例〕

以下、実施例を示す図によつて本発明の詳細を説明する。

第2図は、EEPROMを用いる装置のブロック図であり、マイクロプロセッサ等のプロセッサ(以下、CPU)1を中心とし、固定メモリ(以下、ROM)2、可変メモリ(以下、RAM)3、EEPROM4~6、および、インターフェイス(以下、I/F)7,8を周辺に配し、これらを母線により接続しており、I/F・7を介しては図上省略した上位の主電算機またはキーボード、ブラウン管表示装置等からなる端末機器が接続され、I/F・8を介してはプリンタ(以下、PRT)9が接続されている。

こゝにおいて、CPU1はROM2中の命令を実行し、I/F・7を介する入力データに応じて

DE以外の番地*rには、データコードDC₀~DC_nが有効であることを示す有効マークAMが格納されるものとなつてゐる。

すなわち、最初のデータ格納に際しては、(A)のとおり、特定番地としての先頭番地*0へデータコードDC₀を格納すると共に、次位およびこれにつぐ各番地*1,*2へエンドマークEMを格納する一方、データコードDC₀と対応するデータDT₀をデータエリアDEの先頭番地を基準として複数番地にわたり連接して格納する。

なお、*印が新たに格納されたことを示している。

ついで、(B)のとおり、つぎのデータを格納するときは、コードエリアCEのエンドマークEMが格納されている先位側の番地*1へ内容を更新のうえデータコードDC₁を格納すると共に、エンドマークEMの格納された後位側番地*2の次位の番地*3へエンドマークを格納し、データエリアDEにはデータDT₀につぐ各番地へデータDT₁を格納し、以降、同様の操作を最終番地*n+2

まで反復する。

すると最後には、(C)のとおり最終番地 $*n+2$ およびこれの直前の番地 $*n+1$ へエンドマーク EM が格納され、エンドマーク EM の格納された先位側番地 $*n+1$ の直前の番地 $*n$ へデータコード DC_n が格納されると共に、データエリア DE では、最終番地側へデータ DT_n が格納される。

したがって、コードエリア CE においては、番地 $*0$ および $*n+2$ が各 1 回、番地 $*1 \sim *n+1$ では各 2 回の格納がなされると共に、データエリア DE においては各番地に対し各々 1 回の格納が行なわれるものとなり、格納回数の平均化が実現する。

また、内容の読み出しに際しては、まず、番地 $*r$ の有効マーク AM をチェックし、これが正常であれば、番地 $*0$ から、エンドマーク EM が正常に連続して格納されている先位側番地の直前の番地までのデータコードが有効であり、データコードに応じてデータエリア DE のデータを読み出して用いるものとすればよい。

→ EM の格納済先位番地 $*121$ により i 番目のデータコード DC_i をエンドマーク EM の格納されている先位側の番地へ格納し、 i 番目のデータ DT_i を $DT_i \rightarrow DE *122$ により格納してから、エンドマーク $*EM \rightarrow EM$ の格納済後位番地 $+1 *123$ により、エンドマーク EM の格納されている後位側番地の次位の番地へエンドマーク EM を格納し、主ルーチンを介してステップ 101 以降を必要に応じて反復する。

第 4 図は、同様の読み出し操作を示すフローチャートであり、番地 $*r$ に AM あり? $*201$ が YES であれば、エンドマーク $*EM$ 連続? $*202$ をチェックし、これの YES に応じて先頭番地 $*0$ から先位 EM の直前の番地までの内容有効 $*211$ と決定し、データエリア $*DE$ の対応するデータ読み出し $*212$ を行なう。

また、ステップ 202 が NO のときは、先頭番地 $*0$ から EM の番地 -2 までの内容有効 $*221$ の決定を行ない、ステップ 212 へ移行する。

ただし、エンドマーク EM が連続して格納されていなければ、後位側のエンドマーク EM を格納する際に電源断等が生じた場合であり、格納されているエンドマーク EM の番地から 2 を差引いた順位の番地までのデータコードが有効となる。

以上に対し、内容をクリアして再度格納を行なう際は、クリアと共に有効コード AM の各ビットを反転して \overline{AM} とするか、各ビットのクリアを行なうことにより、内容がすべてクリアされていることを表示できる。

第 3 図は、CPU 1 による格納操作のフローチャートであり、まず、番地 $*r$ に AM あり? $*101$ をチェックし、これが NO であれば $*DC_0 \rightarrow *0 *111$ により番地 $*0$ へデータコード DC_0 を格納し、 $*DT_0 \rightarrow DE *112$ によりデータ DT_0 をデータエリア DE へ格納のうえ、 $*EM \rightarrow *1 *2 *113$ によつてエンドマーク EM を番地 $*1$ 、 $*2$ へ格納し、かつ、有効マーク $*AM \rightarrow *r *114$ により番地 r へ格納する。

また、ステップ 101 が NO のときは、 $*DC_1$

これに対し、ステップ 201 が NO のときは、 $*内容無効 *231$ と決定する。

第 5 図は、他の実施例を示す格納状況の図であり、第 1 図と同様であるが、コードエリア CE は先頭番地 $*0 \sim$ 最終番地 $*n$ により構成され、データコード DC_i 以降、エンドコード EM、および、スタートマーク SM が格納されるものとなっており、番地 $*0 \sim *n$ が $*n$ から $*0$ へかけても循環的に使用されるものとなつている。

なお、データエリア DE も同様に循環的に使用される。

すなわち、最初のデータ格納に際しては、(A)のとおり、先頭番地 $*0$ および次位の番地 $*1$ へスタートマーク SM を格納すると共に、第 3 位の番地 $*2$ へデータコード DC_1 を格納し、かつ、この次位およびこれにつぐ各番地 $*3$ 、 $*4$ へエンドマーク EM を格納する一方、データコード DC_1 と対応するデータ DT_1 をデータエリア DE の先頭番地を基準として複数番地にわたり連続して格納する。

なお、・印が第1図と同じく新たに格納されたことを示している。

ついで(B)のとおり、つぎのデータを格納するときは、コードエリアCEのエンドマークEMが格納されている先位側の番地 $\#3$ へ内容を更新のうえデータコード DC_2 を格納すると共に、エンドマークEMの格納されている後位側番地の次位の番地 $\#5$ へエンドマークEMを格納し、データエリアDEにはデータ DT_1 につぐ各番地へデータ DT_2 を格納し、以降、同様の格納操作を最終番地 $\#n$ まで反復する。

すると、遂には(C)のとおり、最終番地 $\#n$ より二つ前の番地 $\#n-2$ へデータコード DC_{n-3} が格納されると共に、最終番地 $\#n$ にはエンドマークEMが格納され、データエリアDEにおいてはデータ DT_{n-3} が格納される。

また、これにつぐデータの格納時には、最終番地 $\#n$ の直前の番地 $\#n-1$ へデータコード DC_{n-2} を格納すると共に、先頭番地 $\#0$ へエンドマークEMを、スタートマークSMの格納された後位側

番地 $\#1$ の次位の番地 $\#2$ へスタートマークSMを各々内容を更新のうえ格納する一方、データエリアDEには、データコード DC_{n-2} と対応するデータ DT_{n-2} を格納し、(D)の状態とする。

更に、データを格納する際は、(E)のとおり、エンドマークEMの格納された先位側番地 $\#n$ へデータコード DC_{n-1} を格納すると共に、エンドマークEMの格納された番地 $\#0$ の次位の番地 $\#1$ へエンドマークEMを格納し、かつ、スタートマークSMの格納された後位側番地 $\#2$ の次位の番地 $\#3$ へスタートマークSMを格納し、以降、同様の格納操作を必要に応じて反復すると、(F)の状態を介して逐次データコード DC_n 以降およびデータ DT_n 以降が順次にかつ循環的に格納され、これによつて内容の更新が行なわれる。

なお、データコード $DC_0 \sim DC_n$ および DC_1 以降としては2バイトが用いられ、有効マークAM、スタートマークSMおよびエンドマークEMとしては、データコード $DC_0 \sim DC_n$ および DC_1 以降とは別個のコードを用いるものとなっており、

データ $DT_0 \sim DT_n$ および DT_1 以降は各々が72バイトにより構成されるものとなつてゐるため、これらのバイト数に応じて各エリアCE、DEおよびスペースの番地数および格納容量が定められる。

したがつて、第5図の場合、コードエリアCEにおいては、(A)~(F)を1周期とすれば、番地 $\#0$ 、 $\#2$ 、 $\#3$ が各3回、番地 $\#1$ 、 $\#4$ 、 $\#n$ が各2回、その他の各番地が各1回の格納操作を受けるものとなり、これと同様の周期を必要に応じて反復すれば、各番地の内容更新回数がほぼ均等となる。

また、内容の読み出しに際しては、各スタートコードSMをチェックし、これらが正常であれば、これらにつぐ番地乃至二つのエンドマークEMが正常に格納されている番地の直前の番地までのデータコードが有効であり、これを番地 $\#0 \sim \#n$ 、更に $\#n$ から $\#0$ へかけて循環的に確認し、データコードに応じてデータエリアDEのデータを読み出して用いるものとすればよい。

すなわち、スタートマークSMおよびエンドマークEMが正常に格納されていれば、データコードおよびデータも正常であり、電源断等により格納中に異常を生ずれば、スタートコードSMまたはエンドマークEMが正常に格納されないものとなる。

このため、同様の手順により、電源切断後の再投入時に内容のチェックを行ない、内容が有効か否かを高信頼性により判断することができる。

第6図は、CPU1による格納操作のフローチャートであり、・最初のデータ? 301を判断し、これがYESであれば、・SM $\rightarrow \#0 \cdot \#1$ 311によりスタートマークSMを番地 $\#0$ および $\#1$ へ格納し、・ $DC_1 \rightarrow \#2$ 312によつてデータコード DC_1 を番地 $\#2$ へ格納のうえ、・ $DT_1 \rightarrow DE$ 313によりデータ DT_1 をデータエリアDEへ格納してから、・EM $\rightarrow \#3 \cdot \#4$ 314によつてエンドマークEMを番地 $\#3$ および $\#4$ へ格納する。

ステップ301がNOであれば、番地 $\#n$ に

EMあり?" 302 をチェックし、これの NO に応じて1番目のデータコード・DC_i→EMの格納済先位番地の直前の番地" 321 によりエンドマークEMの格納されている先位番地の直前の番地へ格納し、これに応ずるデータ・DT_i→DE" 322 によつてデータエリアDEへ格納のうえ、
 ・EM→EMの格納済後位番地+1" 323 により、循環的な順位を含めてエンドマークEMをこれの格納されている後位番地の次位の番地へ格納する。

また、ステップ302のYESに応じては、スタートマーク・SM→SMの格納済後位番地+1" 331、および、ステップ321、322と同じく、DC_i→EMの格納済先位番地の直前の番地" 332、・DT_i→DE" 333を行ない、エンドマーク・EM→SMの格納済先位番地" 334を行なつてから、主ルーチンを介しステップ301以降を反復する。

第7図は、同様な読み出し操作を示すフローチャートであり、まず、コードエリアCEにスター

422へ移行する。

以上に対し、ステップ401、402のいずれかがNOのときは、内容無効" 471と決定し、直ちに主ルーチンを介してステップ401以降を反復する。

ただし、第1図および第5図においては、データDT₀~DT_nおよびDT_i以降のバイト数が多いため、コードエリアCEと別途にデータエリアDEを設けたが、データDT₀~DT_nおよびDT_i以降のバイト数が少なければ、コードエリアCEのみとし、データコードDC₀~DC_nおよびDC_i以降としてデータDT₀~DT_nおよびDT_i以降を格納してもよく、第1図または第5図の構成とする場合は、データコードDC₀~DC_nおよびDC_i以降へデータDT₀~DT_nおよびDT_i以降の格納番地コードを付加し、あるいは、CPU1がデータコードDC₀~DC_nおよびDC_i以降に応じてデータDT₀~DT_nおよびDT_i以降の格納番地を判断し、コードエリアDEにおいて格納番地を順次に定めるものとしてもよく、第

トマーク・SMあり?" 401 およびエンドマーク・EMあり?" 402 をチェックし、いずれもYESであれば、スタートマーク・SM連続?" 411 およびエンドマーク・EM連続?" 412を確認し、これらのYESに応じて、後位SMのつぎの番地から先位EMの直前の番地までの内容有効" 421と決定し、データエリア・DEから対応するデータ読み出し" 422を行なう。

また、ステップ412がNOのときは、後位SMのつぎの番地から先位EMの番地-2までの内容有効" 431と決定し、ステップ422へ移行する。

一方、ステップ411のNOに応じては、エンドマーク・EM連続?" 441を確認し、これがYESであれば、スタートマーク・SMの番地+2から後位EMの直前の番地までの内容有効" 451と決定し、ステップ422へ移行する。

また、ステップ441がNOのときは、スタートマーク・SMの番地+2からEMの番地-2までの内容有効" 461と決定し、ステップ

2図の構成も条件に応じた選定が任意である等、種々の変形が自在である。



〔発明の効果〕

以上の説明により明らかなとおり本発明によれば、EEPROM等の内容更新回数が制限されたメモリにおいて、各番地毎にほぼ均等な回数により内容更新が行なわれ、特定番地へ内容更新の回数が集中せず、メモリの全般的な寿命が延長されるものになると共に、EEPROMへデータを格納中に電源が切断されてもエンドマークEMが消滅せず、有効性の決定が支障なく行なえ、かかるメモリの内容格納方法として顕著な効果が得られる。


4. 図面の簡単な説明

図は本発明の実施例を示し、第1図はEEPROMに対するデータの格納状況を示す図、第2図はEEPROMを用いる装置のブロック図、第3図はCPUによる格納状況のフローチャート、第4図は同様の読み出し状況を示すフローチャート、第5図は他の実施例を示す第1図と同様の図、第6図および第7図は第5図と対応する第3図および


第3図




第4図




第5図



第6図



第7図



手続補正書(自発)

(1) 明細書17頁19行の「コードエリア」を
「データエリア」と補正する。

(2) 第6図および第7図を別紙のとおり補正する。

特許庁長官殿

昭和 年 月 日
60.5.20

1. 事件の表示

昭和59年特許願第273135号

以 上

2. 発明の名称

メモリの内容格納方法

3. 補正をする者

事件との関係 特許出願人

名称(氏名)(666)山武ハネウエル株式会社

4. 代理人 〒100 居所

東京都千代田区永田町2丁目4番2号

秀和溜池ビル8階

山川国際特許事務所内

電話(580)0961(代表)

氏名(6462)弁護士 山川政樹

補正命令の日付 昭和 年 月 日

補正により増加する発明の数

5. 補正の対象


(1) 明細書の発明の詳細な説明の欄

(2) 図 面

6. 補正の内容

方式
密査

第 6 図



第 7 図

